GOWIN กําลังเสนอ Andes A25 RISC-V CPU IP และระบบย่อย AE350 ในรูปแบบฮาร์ดคอร์ที่ถูกสร้างขึ้นใน FPGA GW5AST-138 ของ GOWIN
ซานโฮเซ, แคลิฟอร์เนีย, 29 ส.ค. 2023 – Andes Technology Corporation (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099), ผู้ผลิตหลักของโปรเซสเซอร์ RISC-V 32/64 บิต ประสิทธิภาพสูง พลังงานต่ํา และสมาชิกผู้ก่อตั้ง Premier ของ RISC-V International รู้สึกตื่นเต้นอย่างยิ่งที่จะประกาศว่า AndesCoreTM A25 RISC-V CPU IP และระบบย่อย AE350 ถูกฝังและสร้างเป็นฮาร์ดคอร์ในชิป FPGA GW5AST-138 จาก GOWIN Semiconductor ซึ่งเป็นบริษัท FPGA ที่เติบโตเร็วที่สุดในโลก การรวมกันนี้ เป็นหนึ่งในไมโครคอนโทรลเลอร์ RISC-V แรกๆ ใน FPGA ที่มีความสมบูรณ์ ให้นักออกแบบสามารถใช้พลังการประมวลผลของโปรเซสเซอร์ A25 และระบบย่อยที่โปรเซสเซอร์ส่วนใหญ่ต้องการโดยไม่ต้องใช้ทรัพยากร FPGA ใดๆ ดังนั้นทีมฮาร์ดแวร์จึงสามารถใส่การออกแบบที่เพิ่มมูลค่าเข้าไปใน FPGA ในขณะที่ทีมซอฟต์แวร์สามารถสร้างโค้ดแอปพลิเคชันบนระบบนิเวศ RISC-V ที่มีความหลากหลายขึ้นพร้อมกัน
“Andes มุ่งมั่นที่จะนําเสนอเทคโนโลยี RISC-V ชั้นนํา ที่ช่วยให้นักพัฒนาสร้างนวัตกรรมและโซลูชันที่มีประสิทธิภาพ การรวม AndesCoreTM A25 RISC-V CPU และระบบย่อย AE350 เป็นฮาร์ดคอร์ใน FPGA GW5AST-138 ของ GOWIN Semiconductor เป็นก้าวสําคัญในการบรรลุวิสัยทัศน์นี้” Vivien Lin รองประธานฝ่ายขายของ Andes ในอเมริกาเหนือกล่าว “นี่เป็นก้าวสําคัญสําหรับสถาปัตยกรรม RISC-V เนื่องจากมันจะมอบแพลตฟอร์มการพัฒนาฮาร์ดแวร์ที่หลากหลายให้กับลูกค้าร่วมของเราเพื่อสร้าง ดีบั๊ก และตรวจสอบการออกแบบ SoC สุดท้ายของพวกเขาก่อนที่จะส่งเน็ตลิสต์เพื่อผลิตซิลิคอน สําหรับลูกค้าที่ไม่ต้องการ SoC มันจะช่วยให้พวกเขามีคอมพิวเตอร์ RISC-V ที่สมบูรณ์พร้อมขับเคลื่อนแอปพลิเคชันปลายทางของพวกเขา”
“ในตระกูล Arora V เราได้รวมระบบย่อยที่ CPU RISC-V ต้องการในรูปแบบฮาร์ดคอร์” Jim Gao ผู้อํานวยการอาวุโสฝ่ายพัฒนาโซลูชันของ GOWIN กล่าว “เราได้รวม SerDes ความเร็วสูงที่ควบคุมได้อย่างเต็มที่สําหรับแอปพลิเคชันการสื่อสาร การรวมวิดีโอ และการเร่งความเร็ว AI ที่ต้องการอัตราข้อมูลที่สูงมาก ฟังก์ชันที่ถูกสร้างเป็นฮาร์ดคอร์อื่นๆ รวมถึงโมดูล Block RAM ที่รองรับการแก้ไขข้อผิดพลาด ECC พอร์ต GPIO หลายแรงดันที่มีประสิทธิภาพสูง และสถาปัตยกรรมนาฬิกาความแม่นยําสูง ฟังก์ชันเหล่านี้ช่วยประหยัดทรัพยากรของแฟบริก FPGA สูงถึง 138K LUTs สําหรับการนําไปใช้งานของนักออกแบบ EDA ของ GOWIN จะมอบสภาพแวดล้อมการพัฒนาฮาร์ดแวร์ FPGA ที่ง่ายต่อการใช้งานสําหรับ Arora V สภาพแวดล้อมนี้รองรับภาษาโปรแกรม RTL หลายภาษา การสังเคราะห์ การวางตําแหน่งและเส้นทาง การสร้างบิตสตรีม และการดาวน์โหลด การวิเคราะห์พลังงาน และโลจิกแอนาไลเซอร์ในตัวอุปกรณ์”
เกี่ยวกับ FPGA GW5AST-138 ที่ขับเคลื่อนด้วย RISC-V:
AndesCoreTM A25 ฮาร์ดคอร์ ทํางานที่ 400MHz รองรับชุดคําสั่ง DSP/SIMD P-extension (ร่าง) ของ RISC-V จํานวนเต็มแบบลอยตัวเดี่ยวและคู่ คําสั่งจัดการบิต และ MMU สําหรับแอปพลิเคชันบนลินุกซ์ แพลตฟอร์ม AE350 ที่ขับเคลื่อนด้วย AXI/AHB มาพร้อมกับเมมโมรีระดับหนึ่ง คอนโทรลเลอร์การหยุดชะงัก มอดูลดีบั๊ก AXI และ AHB Bus Matrix Controller AXI-to-AHB Bridge และกลุ่มของคอมโพเนนต์บัส AHB/APB พื้นฐานที่ถูกรวมเข้าด้วยกันเป็นระบบออกแบบ คอ